引 言

PCIe是一個(gè)在很多領(lǐng)域中都有著廣泛且重要應(yīng)用的接口，經(jīng)過十幾年的發(fā)展，PCIe接口已經(jīng)從1.0發(fā)展到現(xiàn)在的3.0，4.0也已即將開始應(yīng)用。PCIe技術(shù)的物理層基于串行SerDes技術(shù)，因此用極少的物理連線就可以實(shí)現(xiàn)高速的數(shù)據(jù)傳輸。筆者在前段時(shí)間碰上了兩個(gè)PCIe接口失效的問題，第一個(gè)經(jīng)過分析是PCIe的ESD防護(hù)沒有做好導(dǎo)致通訊中斷，第二個(gè)是電源負(fù)載過大導(dǎo)致PCIe供電異常，FPGA PCIe IPCORE邏輯時(shí)鐘失鎖?，F(xiàn)把這兩個(gè)問題的定位和解決過程與讀者一同分享。

 1.系統(tǒng)概述及問題描述

現(xiàn)簡(jiǎn)略的介紹該系統(tǒng)，其簡(jiǎn)略框圖如下：

該系統(tǒng)由兩個(gè)模塊組成，前端模塊可插拔，在插入后會(huì)傳輸信號(hào)給FPGA，信號(hào)經(jīng)過前端接收，A/D采樣后進(jìn)入FPGA做信號(hào)處理，然后FPGA把處理過的信號(hào)通過PCIe接口傳送給工控機(jī)進(jìn)行后處理及顯示。工控機(jī)也會(huì)通過PCIe接口控制FPGA的工作狀態(tài)。前端的模塊是可插拔的。

第一個(gè)問題是該機(jī)器在做測(cè)試時(shí)，發(fā)現(xiàn)在換模塊時(shí)會(huì)偶發(fā)的出現(xiàn)工控機(jī)與FPGA的通訊異常的現(xiàn)象，該現(xiàn)象出現(xiàn)的頻率很低，測(cè)試組的同事反饋在做測(cè)試時(shí)經(jīng)常會(huì)有換模塊的操作，但該現(xiàn)象基本上幾天才出現(xiàn)一次，雖然該現(xiàn)象概率低，但是問題影響甚為重大，必須攻破。

第二個(gè)問題則是系統(tǒng)不接交流電而使用電池運(yùn)行在某種模式下，在達(dá)到10%低電量時(shí)，會(huì)必發(fā)的出現(xiàn)PCIe通訊異常。

 2.第一個(gè)問題定位及解決過程

該問題的定位開始是沒有頭緒的，因?yàn)閱栴}出現(xiàn)后，PCIe的通訊已經(jīng)中斷，此時(shí)想通過工控機(jī)去讀FPGA的調(diào)試相關(guān)的寄存器已經(jīng)沒有用，即此時(shí)讀上來的值都是無效的。但是還是得先逐步的排除問題。

第一步：是否是軟件的問題

通過閱讀問題發(fā)生時(shí)的軟件日志，發(fā)現(xiàn)在問題發(fā)生時(shí)，軟件沒有收到中斷請(qǐng)求，這說明在插拔模塊的過程中，PCIe通訊已經(jīng)失效，模塊插入/拔出的中斷已經(jīng)無法發(fā)出(在模塊插入或者拔出的過程FPGA會(huì)檢測(cè)，如果發(fā)生該事件FPGA會(huì)通過PCIe發(fā)出中斷給工控機(jī))。且在問題發(fā)生時(shí)軟件日志的記錄上軟件沒有異常之處，因此排除是軟件的問題。 

第二步：是否是FPGA邏輯的問題

通過在FPGA插入在線邏輯分析儀，把PCIe的運(yùn)轉(zhuǎn)狀態(tài)機(jī)LTSSM加入到在線邏輯分析儀，在發(fā)生此問題時(shí)觸發(fā)觀測(cè)LTSSM狀態(tài)機(jī)。在測(cè)試時(shí)，復(fù)現(xiàn)該問題后發(fā)現(xiàn)LTSSM有重新回到復(fù)位狀態(tài)的動(dòng)作，因此懷疑此時(shí)可能是電源或者是PCIe接口復(fù)位信號(hào)的問題，因?yàn)樵谡Ｇ闆r下，如果系統(tǒng)復(fù)位信號(hào)沒有動(dòng)作，且上位機(jī)沒有重新發(fā)送PCIe鏈路訓(xùn)練命令的話，LTSSM狀態(tài)機(jī)是不會(huì)被復(fù)位的。因此該線索把該問題的原因?qū)虻綇?fù)位信號(hào)或電源上。

第三步：監(jiān)測(cè)PCIe接口的復(fù)位信號(hào)

PCIe接口的電路如下圖所示：

由上圖可以看到，PCIe接口由數(shù)據(jù)接收差分管腳PCIE_RX_P，PCIE_RX_N，數(shù)據(jù)發(fā)送差分管腳PCIE_TX_P，PCIE_TX_N，以及SMBUS(SMBCLK, SMBDAT)，JTAG管腳，參考時(shí)鐘PCIE_REFCLK_P，PCIE_REFCLK_N以及復(fù)位管腳PCIE_PERST_N組成。其中JTAG管腳和SMBUS可以不連，參考時(shí)鐘也可以選擇用本地時(shí)鐘或者選用接插件過來的PCIE_REFCLK_P，PCIE_REFCLK_N。前面提到，由于重點(diǎn)懷疑復(fù)位信號(hào)有所動(dòng)作，因此對(duì)該復(fù)位信號(hào)用示波器進(jìn)行監(jiān)測(cè)。在若干次實(shí)驗(yàn)以后，發(fā)現(xiàn)在某次插入模塊后失效時(shí)，捕捉到了PCIE復(fù)位信號(hào)PCIE_PERST_N有一個(gè)持續(xù)時(shí)間約為2.3個(gè)us的低電平脈沖，正是該脈沖信號(hào)讓FPGA的PCIE IPCORE復(fù)位，導(dǎo)致PCIE通訊中斷的原因。該脈沖信號(hào)如下圖所示：

該干擾脈沖從何處而來？經(jīng)過實(shí)驗(yàn)發(fā)現(xiàn)是靜電導(dǎo)入。我們?cè)诓灏文K時(shí)，由于模塊本身外殼有部分金屬，因此靜電從外殼金屬進(jìn)來后經(jīng)過某些路徑耦合到PCIe復(fù)位線上，引發(fā)了該問題。

問題解決思路：找到問題來源點(diǎn)，解決方法就多種多樣了。在此筆者推薦三種方法一起用：1. 對(duì)PCIE_PERST_N復(fù)位信號(hào)加濾波；2. 做好整機(jī)/模塊的ESD保護(hù)；3. FPGA對(duì)PCIE_PERST_N信號(hào)做判斷后再引入FPGA的PCIe IPCORE復(fù)位端，即對(duì)PCIE_PERST_N信號(hào)做低脈沖時(shí)間計(jì)數(shù)，大于規(guī)定的ms級(jí)低電平才判斷為復(fù)位，否則則判斷為干擾信號(hào)，FPGA控制邏輯不去復(fù)位PCIE IPCORE。

3.第二個(gè)問題定位及解決過程

該問題的定位比第一個(gè)問題定位簡(jiǎn)單。因?yàn)樵搯栴}是在帶電池低電量時(shí)必發(fā)，在插上交流電時(shí)則沒有該現(xiàn)象，因此可以排除軟件和FPGA邏輯問題，因此把問題聚焦在電源上。通過示波器實(shí)地測(cè)試，發(fā)現(xiàn)在電池低電量且工作于該模式下，電流有突然增大的現(xiàn)象，導(dǎo)致此時(shí)電壓跌落，引發(fā)FPGA邏輯時(shí)鐘失鎖，由于FPGA邏輯的設(shè)計(jì)是使用邏輯系統(tǒng)時(shí)鐘鎖定信號(hào)作為PCIe IPCORE部分邏輯的復(fù)位信號(hào)，因此此時(shí)會(huì)導(dǎo)致FPGA的PCIe IPCORE被復(fù)位，進(jìn)而產(chǎn)生PCIe通訊失效的現(xiàn)象。現(xiàn)在來分析一下整個(gè)過程，該時(shí)刻波形記錄如下圖所示：

如上圖所示，黃色的波形為系統(tǒng)電流波形，使用電流探頭測(cè)量，綠色和青色波形為模塊某部分調(diào)壓波形，非FPGA PCIe供電電壓，在此處可以認(rèn)為跟筆者的分析無關(guān)。比較遺憾的是，這個(gè)截圖中沒有記錄下FPGA的供電電壓，有記錄的圖筆者沒有找到。但是該圖可以很明確的分析此時(shí)系統(tǒng)電流變化的過程：在某種工作模式下，電流突然急劇上升，此時(shí)會(huì)造成FPGA供電電壓發(fā)生變化，進(jìn)而導(dǎo)致FPGA邏輯時(shí)鐘失鎖，進(jìn)而造成FPGA邏輯復(fù)位，由于此時(shí)FPGA邏輯處于復(fù)位狀態(tài)，寄存器不再翻轉(zhuǎn)，因而系統(tǒng)供電電流突然急劇下降，此時(shí)可以對(duì)應(yīng)到上圖的電流急劇下跌，由于電流下跌，負(fù)載減輕導(dǎo)致FPGA工作電壓回復(fù)正常，時(shí)鐘重新鎖定，FPGA邏輯復(fù)位完成，重新工作，因此電流又重新回復(fù)到比之前模式切換時(shí)的功耗略少的狀態(tài)。整個(gè)過程是一個(gè)鏈?zhǔn)椒磻?yīng)，非常清晰的被記錄在示波器上。

問題解決思路：改善電源模塊供電設(shè)計(jì)，增加裕量。

4.總 結(jié)

對(duì)于PCIe接口的穩(wěn)定性設(shè)計(jì)來說，電源和時(shí)鐘是關(guān)鍵，在保證了電源和時(shí)鐘的穩(wěn)定性以后，還需要注意對(duì)關(guān)鍵敏感信號(hào)的保護(hù)，在有外部接插，觸碰動(dòng)作介入系統(tǒng)的情況下，注意對(duì)PCIe接口的敏感信號(hào)，如復(fù)位信號(hào)的保護(hù)是非常有必要的。

 鼎陽硬件智庫(kù)專家介紹 

樊繼明,硬件設(shè)計(jì)與測(cè)試從業(yè)6年,專長(zhǎng)ASIC/FPGA邏輯設(shè)計(jì)，高速接口(LVDS, 高速SerDes)邏輯設(shè)計(jì)與驗(yàn)證,2009年畢業(yè)于華南理工大學(xué)，工學(xué)碩士。曾在通訊行業(yè)從事過3年的ASIC設(shè)計(jì)，主要涉及到光傳送網(wǎng)100G OTN DSP物理層芯片邏輯設(shè)計(jì)，現(xiàn)在某醫(yī)療設(shè)備行業(yè)從事FPGA邏輯設(shè)計(jì)，主要聚焦于高速接口以及數(shù)字波束合成方面的設(shè)計(jì)。

關(guān)于鼎陽

鼎陽科技（SIGLENT）是一家專注于通用電子測(cè)試測(cè)量?jī)x器及相關(guān)解決方案的公司。

從2005推出第一款數(shù)字示波器產(chǎn)品至今，10年來鼎陽科技一直是全球發(fā)展速度最快的數(shù)字示波器制造商。歷經(jīng)多年發(fā)展，鼎陽產(chǎn)品已擴(kuò)展到數(shù)字示波器、手持示波表、函數(shù)/任意波形發(fā)生器、頻譜分析儀、臺(tái)式萬用表、直流電源等通用測(cè)試測(cè)量?jī)x器產(chǎn)品。2007年，鼎陽與高端示波器領(lǐng)導(dǎo)者美國(guó)力科建立了全球戰(zhàn)略合作伙伴關(guān)系。2011年，鼎陽發(fā)展成為中國(guó)銷量領(lǐng)先的數(shù)字示波器制造商。2014年，鼎陽發(fā)布了中國(guó)首款智能示波器SDS3000系列，引領(lǐng)“人手一臺(tái)”型實(shí)驗(yàn)室使用示波器由功能示波器向智能示波器過渡的趨勢(shì)。目前，鼎陽已經(jīng)在美國(guó)克利夫蘭和德國(guó)漢堡成立分公司，產(chǎn)品遠(yuǎn)銷全球70多個(gè)國(guó)家，SIGLENT正逐步成為全球知名的測(cè)試測(cè)量?jī)x器品牌。

關(guān)于鼎陽硬件設(shè)計(jì)與測(cè)試智庫(kù)

鼎陽硬件設(shè)計(jì)與測(cè)試智庫(kù)（簡(jiǎn)稱鼎陽硬件智庫(kù)）由深圳市鼎陽科技有限公司領(lǐng)銜創(chuàng)辦，是中國(guó)第一家“智力眾籌”模式的硬件智庫(kù)。

 鼎陽硬件智庫(kù)順時(shí)順勢(shì)，倡導(dǎo)“連接-分享-協(xié)作-創(chuàng)造”的理念，高舉志愿者服務(wù)的大旗，相信互聯(lián)網(wǎng)是“愛”的大本營(yíng)，相信人們都有發(fā)自內(nèi)心分享的愿望。

鼎陽硬件智庫(kù)選擇硬件領(lǐng)域最普遍的七類問題：電源，時(shí)鐘，DDR，低速總線，高速總線，EMC，測(cè)試測(cè)量進(jìn)行聚焦。尋找“最針尖”的問題進(jìn)行研討，針對(duì)“最針尖”的問題組織專家答疑，將硬件大師積累的寶貴知識(shí)和經(jīng)驗(yàn)變成公眾財(cái)富，惠及更多硬件人。

鼎陽硬件智庫(kù)的運(yùn)作載體包括“線上”的微信公眾號(hào)分享，微信群，網(wǎng)站，網(wǎng)絡(luò)社區(qū)論壇，博客，郵件群等多種互聯(lián)網(wǎng)工具和“線下”的專家論壇和專家把脈?！熬€上”的分享堅(jiān)持原創(chuàng)，堅(jiān)持干貨，保持專注和深耕?！熬€下”專家論壇邀請(qǐng)硬件相關(guān)的一線實(shí)戰(zhàn)派專家分享“最干貨”的硬件設(shè)計(jì)與測(cè)試知識(shí)與經(jīng)驗(yàn)，面對(duì)面相互研討；“線下”的專家把脈，通過大數(shù)據(jù)連接，促使具體問題和最熟悉這個(gè)具體問題的專家“精準(zhǔn)匹配”，遠(yuǎn)程問診和現(xiàn)場(chǎng)解決問題相結(jié)合。